Akuple Endüktans Tabanlı Çok Seviyeli Evirici Tasarımı ve Analizi

Abstract

Çok seviyeli eviriciler, özellikle orta ve yüksek voltaj uygulamaları için güç elektroniğinde vazgeçilmez hale gelmiştir. Bu tez, daha az bileşen sayısı ile kompakt ve maliyet etkin çözümler sunmak amacıyla bağlı indüktörler ve optimize edilmiş konfigürasyonlar kullanan yenilikçi tek fazlı on yedi seviyeli ve beş seviyeli evirici tasarımlarını tanıtmaktadır. Bağlı indüktörlerin kullanımı, bu topolojilerin yüksek kaliteli çıkış voltajları sağlamasına, güç cihazları üzerindeki akım stresini en aza indirmesine ve genel performansı artırmasına olanak tanır. On yedi seviyeli topolojiye özel olarak uyarlanmış bir seviye kaydırmalı darbe genişlik modülasyonu (LS-PWM) tekniği sunulmuş ve kapsamlı bir şekilde analiz edilmiştir. Her iki tasarım simüle edilmiş olup, on yedi seviyeli eviricinin bir donanım prototipi performansını doğrulamak için yapılmıştır. Sonuçlar, önerilen topolojilerin yüksek verimlilik ve kaliteli çıkış ile amaçlanan performansa ulaştığını göstermektedir. Kademeli H-köprüsü tasarımları da dahil olmak üzere alternatif çok seviyeli evirici topolojileriyle yapılan karşılaştırmalı analiz, önerilen eviricilerin üstün verimliliğini ve maliyet etkinliğini doğrulayarak onları çok seviyeli evirici teknolojisinde gelişmiş çözümler olarak konumlandırmaktadır.

Multilevel inverters have become essential in power electronics, particularly for medium and high voltage applications. This thesis introduces innovative single-phase seventeen-level and five-level inverter designs, each employing coupled inductors and optimized configurations with a smaller number of components to achieve compact and cost-effective solutions. The use of coupled inductors enables these topologies to deliver high-quality output voltages, minimizing current stress on power devices and enhancing overall performance. A level-shifted pulse width modulation (LS-PWM) technique tailored to seventeen-level topology is presented and thoroughly analyzed. Both designs were simulated, and a hardware prototype of the seventeen-level inverter was constructed to validate its performance. Results demonstrate that the proposed topologies achieve the intended performance with high efficiency and quality output. A comparative analysis with alternative multilevel inverter topologies, including cascaded H-bridge designs, further confirms the superior efficiency and cost-effectiveness of the proposed inverters, establishing them as advanced solutions in multilevel inverter technology.